DERWENT-ACC-NO: 1999-625196

DERWENT-WEEK: 200001

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE: Electrode formation procedure in semiconductor

device manufacturing

method, e.g. DRAM - involves soaking substrate in pure

water before removal of

natural oxidation film formed on amorphous silicon@ layer

surface

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1998JP-0072038 (March 20, 1998)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 11274097 A October 8, 1999 N/A

012 H01L 021/28

APPLICATION-DATA:

PUB-NO APPL-DESCRIPTOR APPL-NO

APPL-DATE

JP 11274097A N/A 1998JP-0072038

March 20, 1998

INT-CL (IPC): H01L021/205; H01L021/28; H01L021/822;

H01L021/8242;

H01L027/04; H01L027/108

ABSTRACTED-PUB-NO: JP 11274097A

BASIC-ABSTRACT: NOVELTY - The semiconductor substrate is

soaked in pure water

warmed to 50 deg. C, before removal of natural oxidation

film formed on

amorphous silicon layer surface substrate.

USE - For HSG-Si electrode formation in manufacture of semiconductor device

like DRAM.

ADVANTAGE - Reduces impurity concentration on silicon

surface and enables fine

crystal formation with stability on semiconductor substrate surface by soaking in pure warm water.

DESCRIPTION OF DRAWING - The figure shows process drawing of electrode formation method.

CHOSEN-DRAWING: Dwg.2/12

TITLE-TERMS:

ELECTRODE FORMATION PROCEDURE SEMICONDUCTOR DEVICE MANUFACTURE METHOD DRAM SOAK SUBSTRATE PURE WATER REMOVE NATURAL OXIDATION FILM FORMING AMORPHOUS SILICON@

LAYER SURFACE

DERWENT-CLASS: L03 U11

CPI-CODES: L03-G04A; L04-C11C;

EPI-CODES: U11-C01J2; U11-C06A1B;

SECONDARY-ACC-NO:

CPI Secondary Accession Numbers: C1999-182582 Non-CPI Secondary Accession Numbers: N1999-461937

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-274097

(43)公開日 平成11年(1999)10月8日

10 1 L 21/28										
21/205 21/205 27/04 C 27/04 C C 21/822 27/10 6 2 1 B C E E E E E E E E E	(51) lnt.Cl.4		識別記号		FΙ					
27/04 27/04 C 21/822 27/10 6 2 1 B 27/108 6 2 1 C 審査請求 未請求 請求項の数7 OL (全 12 頁) 最終貞に続く (21)出願番号 特願平10-72038 (22)出願日 平成10年(1998) 3 月20日 (22)出願日 平成10年(1998) 3 月20日 (72)発明者 斎藤 正樹 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内	HOIL	21/28			H 0	1 L 2	21/28		Α	
21/822 27/108 27/10 6 2 1 B (21)出願番号 特願平10-72038 (71)出願人 000002185 (22)出顧日 平成10年(1998) 3 月20日 (71)出願人 000002185 (22)出顧日 平成10年(1998) 3 月20日 (72)発明者 斎藤 正樹 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内		21/205					21/205			
27/108 客室請求 未請求 請求項の数7 OL (全 12 頁) 最終頁に続く (21)出願番号 特願平10-72038 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号 (72)発明者 斎藤 正樹 東京都品川区北品川6丁目7番35号 ソニー株式会社内		27/04					27/04		С	
審査請求 未請求 請求項の数7 OL (全 12 頁) 最終頁に続く (21)出願番号 特願平10-72038 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号 (72)発明者 斎藤 正樹 東京都品川区北品川6丁目7番35号 ソニー株式会社内		21/822					27/10		621B	
(21)出願番号 特顧平10-72038 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川 6 丁目 7番35号 (72)発明者 斉藤 正樹 東京都品川区北品川 6 丁目 7番35号 ソニー株式会社内		27/108							621C	
(22)出顧日 平成10年(1998) 3 月20日 東京都品川区北品川 6 丁目 7 番35号 (72)発明者 斎藤 正樹 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内				審查請求	未請求	請求	項の数7	OL	(全 12 頁)	最終貞に続く
(22)出顧日 平成10年(1998) 3 月20日 東京都品川区北品川 6 丁目 7 番35号 (72)発明者 斎藤 正樹 東京都品川区北品川 6 丁目 7 番35号 ソニー株式会社内	(21)出願番		特顧平10-72038		(71)	出願人	000002	185		
(72)発明者 斎藤 正樹 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内							ソニー	株式会	社	
東京都品川区北品川6丁目7番35号 ソニー株式会社内	(22)出顧日		平成10年(1998) 3月20日				東京都	品川区	北品川6丁目	7番35号
一株式会社内					(72)	発明者	有 茶藤	正樹		
										7番35号 ソニ
					(74)	代理人				
									,, ,	
					1					


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】DRAM等の半導体装置の製造法方法、特に、 半導体装置のHSG-Si電極形成方法において、リン ドープ非晶質シリコン表面上に安定して微結晶を形成す る方法を提供する。

【解決手段】不純物が添加されている非晶質シリコン層を有する基板の該非晶質シリコン層表面の自然酸化膜を除去する工程と、該基板を加熱処理する工程と、所定の分圧で珪素化合物ガスに前記基板をさらす工程と、および非酸化性ガス雰囲気下で前記基板を加熱処理する工程を有する半導体装置の製造方法において、前記非晶質シリコン層表面の自然酸化膜を除去する工程の前に、前記基板を純水に浸す工程を有する半導体装置の製造方法。

本発明の工程図



1

【特許請求の範囲】

【請求項1】下純物が添加されている非晶質シリコン層を有する基板の該非晶質シリコン層表面の自然酸化膜を除去する工程と、該基板を加熱処理する工程と、所定の分圧で珪素化合物ガスに前記基板をさらす工程と、および非酸化性ガス雰囲気下で前記基板を加熱処理する工程を有する半導体装置の製造方法において、

前記非晶質シリコン層表面の自然酸化膜を除去する工程 の前に、前記基板を純水に浸す工程を有する、

半導体装置の製造方法。

【請求項2】前記純水は、温度が50°C以上の温純水である。

請求項1記載の半導体装置の製造方法。

【請求項3】前記不純物は、リン化合物または砒素化合物である、

請求項1記載の半導体装置の製造方法。

【請求項4】前記基板を加熱処理する工程は、該基板を 真空中または不活性ガス中において前記基板を加熱処理 する工程である。

請求項1記載の半導体装置の製造方法。

【請求項5】前記所定の分圧で珪素化合物ガスに前記基板をさらす工程は、分圧値が1×10³Torr以下で珪素化合物ガスに前記基板をさらす工程である。

請求項1記載の半導体装置の製造方法。

【請求項6】前記所定の分圧で珪素化合物ガスに前記基板をさらす工程は、分圧値が1×10⁻³Torr以下で珪素化合物ガスを前記基板に照射する工程である、

請求項1記載の半導体装置の製造方法。

【請求項7】前記珪素化合物は、シランまたはジシランである。

請求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方法に関し、特にDRAM等の半導体装置の電極形成方法に関する。

[0002]

【従来の技術】近年、DRAM等の半導体装置の高集積化に伴いセルサイズは縮小し、キャパシタを形成する部分の面積も小さくなっている。そこで、十分な容量を確 40保するために容量部面積が大きいスタックドキャパシタ等が用いられてきた。

【0003】しかし、半導体装置の集積度が64Mbit、256Mbitと増加するに伴い、セル面積はさらに縮小し、これらの構造を用いても容量絶縁膜のさらなる極薄膜化が要求されている。現在実用的には、SiOsis N4等が容量絶縁膜として用いられているが、これらの絶縁膜の薄膜化の限界は4nm程度であり、容量絶縁膜の薄膜化だけでセル面積の縮小化の要求に対応することは難しい。

[, +

【0004】これを解決する手段として、特開平3・2 72165号公報には、LPCVD(Low Pressure Chemical Vapor Deposition)法を用いるシリコン膜の堆積において、シリコン膜の結晶状態が非晶質から多結晶に遷移する温度付近で、半球状の結晶粒(以下、「グレイン」という。)を得る方法が記載されている。そして、このグレインを電極に適用することにより、電極表面にこの凹凸を形成せしめて電極の蓄積電荷量を大幅に増大させることができるものである。しかし、前記公報記載によれば、このグレインに起因する凹凸は特定温度範囲でしか成長させることができない、また、グレインサイズ等の制御が難しいという問題が残った。

【0005】特開平5-304273号公報には、清浄した非晶質シリコン電極表面に、ジンランガス(Si. He ガス)を照射して、先ず微結晶核を形成し、この後に、非晶質シリコン表面をマイグレーションするシリコン原子を微結晶核に付着させ、キノコ状のグレインを成長させる方法が記載されている。この方法を用いれば、密度の制御されたわったグレインを実施表面に形成させ、

20 密度の制御された均一なグレインを電極表面に形成させることができ、グレインサイズの制御が難しいという問題を解決することができる。

【0006】また、1992年の「Solid State Devices and Materials の422頁には、「Hemispherical Grained Silicon (以下、「HSG・Sizena」) Formation on insitu Phosphorous Doped Amorphous—Si Using the Seeding Method」と題して、グレインサイズ及び密度の制御されたグレインがリンを添加した非晶質シリコン電極上にも形成できる旨が記載されている。この方法は非晶質シリコン表面に凹凸形成した後に、イオン注入等のグレイン変形を引き起こすような不純物添加処理を施

す必要がないという利点がある。

【0007】さらに、「International Electron DevicesMeeting」の 259頁には、「A New Cylindal Capacitor Using Hemispherical Grained Si (HSG-Si) for 256Mb DRAMs」と題して、シリンダ構造を有する電極にも微結晶に起因する凹凸を形成できる旨が記載されている。そして、この技術を電極形成に用いることにより、256MbitのDRAMも製造可能となった。以上のことから、前記特開平5-304273号 公報記載の技術は、集積度の高い半導体メモリの電極形成に非常に有効な方法である。

【0008】しかし、上記方法を用いた場合には、リン 濃度が5~10²⁰ atoms cm²¹を超えた非晶質 50 シリコン上には凹凸が形成できないという問題かある これは、膜表面のリン原子が凹凸形成を阻害するためで ある。また、凹凸の形成は、非晶質シリコンからシリコ ン原子の供給を受けて進行するため、シリンダ電極の側 壁等が薄い場合には、個々のグレインを十分に成長させ ることはできないという問題もある。

[0009]

【発明が解決しようとする課題】一方、特開平8-30 6646号公報には、リンドープ或いは不純物が添加さ れていない非晶質シリコン上に、1×10°Torr以 下でシランガスを照射して非晶質シリコンを選択的に成 10 長させ、連続的にアニールを施すことにより、非晶質シ リコン上に微結晶を成長させて電極表面に凹凸を形成す る方法が記載されている。

【0010】図11に、特開平8-306646号公報 に記載されたHSG-Si形成の工程フローチャートを 示す。即ち、下部電極を形成した後(工程1)、アンモ ニア、過酸化水素水及び純水の混合溶液で電極表面を洗 浄し(工程2)、HF/H:O=1/30の水溶液に3 ○秒間、電極を浸すことにより表面の自然酸化膜を除去 し(工程4)、ウエハを乾燥(工程5)、次いでHSG 20 造方法を提供する、 -Siを形成する(工程も)ものである。

【0011】前記工程5は、非晶質シリコンの選択的な 成長を行わせることで、電極表面に供給されるシリコン 原子を増加させ、球状又は半球状のグレインを安定して 形成するものである。この方法は、DRAM等の半導体 装置の容量電極形成に適用することが可能となるもので あり、グレインを電極に適用することにより、電極に凹 凸を形成すれば、電極の蓄積電荷量を大幅に増大させる ことができる。

【0012】しかし、前記従来法をそのまま用いた場合。30 には、図1.2に示すように、シランガスの照射時間が長 くなると、リンドープ非晶質シリコンが局所的に結晶化 してしまう。従って、連続してアニール処理するときに シリコン原子がその部分だけマイグレーションできず、 微結晶が形成できないことから、電極表面の一部に凹凸 が形成できなくなる。一方、シランガスの照射時間を短 くしてしまうと、リンドープ非晶質シリコン上に形成す る微結晶密度が低下してしまい、結果的に電極に形成さ れる凹凸密度が低下するため、蓄積電荷量の向上が図れ なくなる。

【0013】なお、図12は、濃度3、10% a t o ms/cm[®] および5×10ロ atoms cm³の リンを含む非晶質シリコンに、シランガスを、それぞれ 一定時間照射したのち、40分間窒素ガス雰囲気下でア ニール処理を行ったときの、シランガス照射時間と電極 の容量増加率との関係を示す図である。縦軸が容量増加 率、横軸が照射時間である。

【0014】上記従来法において、リンドープ非晶質シ リコン表面上に安定して微結晶を形成することは難し

を形成するには、珪素化合物ガスの照射量、照射時間を 微妙にコントロールする必要がある。従って、リンドー プ非晶質シリコン表面上に安定して微結晶を、より簡便 かつ効率的に形成する方法の開発が要望されている。

【0015】本発明は、以上の実状に鑑みてなされたも のであり、半導体装置の電極形成方法、特に、半導体装 置の電極形成方法において、リンドープ非晶質シリコン 表面上に安定して微結晶を形成する方法を提供すること を目的とする。

【0016】

【課題を解决するための手段】上記課題を解决すべて本 発明は、不純物が添加されている非晶質シリコン層を有 する基板の該非晶質シリコン層表面の自然酸化膜を除去 する工程と、該基板を加熱処理する工程と、所定の分圧 で、珪素化合物ガスに前記基板をさらす工程と、非酸化 性ガス雰囲気中で前記基板を加熱処理する工程を有する 半導体装置の製造方法において、前記非晶質シリコン層 表面の自然酸化膜を除去する工程の前に、前記基板を純 水に浸す工程を有することを特徴とする半導体装置の製

【0017】前記本発明の半導体装置の製造方法におい て、前記純水は、温度が50℃以上、より好ましくは 50~80℃の温純水であるのが好ましい、

【0018】本発明において、前記不純物は、リン化合 物または砒素化合物であるのが好ましい。また、不純物 の濃度は、1・10:6~1×10:2atoms cm² 程度が好ましい。

【0019】本発明において、前記基板を加熱処理する 工程は、該基板を、好ましくは、真空中(例えば、1・ - 1 () ^ 3 Torr程度)、又はアルゴン、ヘリウム、窒素 ガス等の不活性ガス中において前記基板を加熱処理する 工程である。加熱処理温度は、通常、400~700℃ 程度、好ましくは550℃付近である。

【0020】本発明において、前記所定の分圧で珪素化 合物ガスに前記基板をさらす工程は、好ましては、分圧 値が1・10~Torr以下て珪素化合物ガスを前記基 板に照射する工程である。

【0021】また、前記珪素化合物ガスは、シランガス またはジシランガスであるのが好ましい。また、前期珪 40 素化合物ガスは、アルゴン、窒素、ヘリウム等の不活性 ガスで希釈されていてもよい。

【0022】本発明では、リンドープ非晶質シリコン表 面上に安定して微結晶を形成する方法として、リントー プ非晶質シリコン表面を温純水で処理し、リンドープ非 **- 晶質シリコン表面上のリン濃度を予め低下させておくこ** とかポイントである

【0023】従来は、前記特開平8-306646号公 報に記載のように、リンドーア非晶質シリコン表面のサ ン濃度の制御は、シランガスを照射量及び照射時間を制 く、リンドープ非晶質シリコン表面上に安定して微結晶 50 御しながら照射し、不純物を添加しない非晶質シリコン

を最表面に形成することにより行なわれていた。しかしながら、上述したような理由により、電極表面の一部に凹凸が形成できなくなるという問題や、リンドープ非晶質シリコン上に形成する微結晶密度が低下してしまうことにより、電極に形成される凹凸密度が低下し、蓄積電荷量の向上量が低下してしまう問題等があり、安定して微結晶を形成することが困難であった。

【0024】本発明によれば、リンドープ非晶質シリコン表面を、純水、好ましくは、温度が50℃以上の温純水で処理することにより、リンドープ非晶質シリコン表 10面上のリン濃度を低下させた後に、前述の特開平8-306646号公報に記載されている電極形成技術を用いることで、より簡便且つ効率よく安定して電極表面に凹凸(HSG-Si)を形成することができる 従って、DRAMやSRAM等の半導体装置電極の蓄積電荷量が安定し、歩留まり及び信頼性を向上させることができる。

[0025]

【発明の実施の形態】以下、本発明の半導体装置の製造方法を詳細に説明する。図1に本発明の半導体製造方法 20により製造される汎用DRAM(Dynamic Random Access Memory)の断面図を示す。256Mbit以降の汎用DRAMは、キャパシター面積を得るために単純なスタック構造から、フィンあるいはシリンダーと呼ばれる構造のスタックキャパシターが用いられる 図1中、例えば、105は下部電極、106は誘電体膜、107は上部電極を示す 本発明は、特に下部電極105の形成方法として適用することができる

【0026】図2に、本発明の製造工程のフロチャートを示す。図2に示すのは、半導体製造工程の内、特にDRAM等の半導体装置の電極形成の工程のフローチャートである。この工程は次の6つの工程からなる。すなわち、

(工程1) リンや砒素等の不純物を、1、10²⁰~5×10² atoms/cm²程度ドープした非晶質シリコンからなる下部電極1を、フォトリソグラフィとドライエッチングにより形成する工程。

【0027】(工程2)ウエハをアンモニア、過酸化水素及び純水を混合した溶液で洗浄することにより、ウエハ表面の汚染を除去する工程。

【0028】(工程3)ウエハを、純水、好ましくは5 ○℃以上の温純水に5分~20分間浸す工程。

【0029】この工程は、純水、好ましくは50℃以上の温純水でウエハを処理することにより、電極表面のリン、砒素等の不純物を溶出させてリンまたは砒素か添加されている非晶質シリコン層表面近傍のリンスは砒素濃度を低下させるものである。非晶質シリコン層表面近傍のリンスは砒素濃度を低下させることにより、該非晶質シリコン表面上に安定して微結晶を形成することかでき 50

2

【0030】本発明に用いられる純水はシリコンとの反応性がない。純水は、脱イオン化した高比抵抗のものでかつ水に溶解しない微粒子をフェルターで除去したものが好ましい。また、バクテリアの除去も必要である。このような純水の品質としては、一般に室温で14~18MΩ・cmの比抵抗を有し、かつ0.2~0.45μ以上の微粒子が除去されており、バクテリアの含有量がロ~10個/cm。であるものが好ましい

) 【0031】また、純水の温度は50℃以上であるのが 好ましい。純水の温度か50℃未満であるとリンや砒素 の溶出が不十分であり、本発明の効果が十分に発揮され ない。

【0032】(工程4) HF / H: O比が1/30のH F(フッ化水素) 水溶液に1~10分間浸して、下部電 極表面の自然酸化膜を除去する工程

【0033】(工程5)ウエハを乾燥する工程。

【0034】(工程6) HSG~Siを形成する工程 この工程は、例えば、LPCVD (Low Press ure Chemical Vapour Depos ition)法により、20~100SCCM (cc min)の珪素化合物ガスを、好ましくは圧力1・10 ③Torr以下で、1分~60分間、ウエハに400~ 800でで照射することにより、HSG~Siを形成す るものである、ここで、分圧値が1×10~Torrを 超える場合には、気相中でSiH。がクラスタ化し、非 晶質SiとSiO、やSiNとの選択性が保てなくなる ため好ましくない。

【0035】このHSG-Siを形成する工程は、不純 物を含有する非晶質シリコンからなる下部電極表面に、 所定の圧力でシラン、ジシラン等の珪素化合物ガスを照 射することにより、電極表面にシリコンの微結晶核をつ けた後、非酸化性雰囲気下、好ましくは、高真空下でア ニールを施すことにより、電極表面に凹凸(HSG-S i)を形成するものである。

【0036】図3に、ジシランガスを用いる前記日SG-Siの成長機構の説明図を示す、先ず、ジシランカスを照射することにより非晶質シリコン膜A上にシリコンの微結晶核を成長させる。その後、高真空でアニールを施すことにより、膜表面にターミネートされた水素原子が脱離し、膜表面のシリコン原子がマイグレーションできるようになる。マイグレーションしたシリコン原子は、ジシランガス照射により成長した微結晶核に集まり、半球状のブレインが形成される。ブレインが半球状になる理由は、表面エネルギーが最も小さくなる構造であることと、微結晶核上をもシリコン原子がマイグレーションするためてある。

【 0 0 3 7 】 図4 にりょをドープした非晶質シリコン (以下、「PDAS」という。) B上に、シランガスを 0 照射してHSG Sェを形成する場合の成長機構の概念 _

図を示す。HSG-Siの成長のメカニズムは、前記図 3に示したジシランガスを照射してアニールを施す場合 と同様に考えられる

【0038】次に、発明の実施形態により、本発明を更に詳細に説明する。

第1実施形態

第1実施形態は、DRAMの下部電極の製造に本発明を適用した例である。先ず、図5(a)に示すように、P型のシリコン半導体基板201上に選択的にフィールト酸化膜202を形成し、DRAMセルにおけるトランジ 10スタのポリンリコンデートと03(ワード線ともなる)を選択的に形成する。なお、図面では、二つのDRAMセルのためのゲート203がゲート絶縁膜210を介して形成されており、フィールド酸化膜202をマスクにしてN型不純物(リンや砒素)が半導体基板201 中に選択的に導入され、各トランジスタのソース/ドレイン領域としての不純物領域208が形成される。この後、シリコン酸化膜やホウ素及び/又はリン含有のシリコン酸化膜(BPSG膜等)204が全面に形成される。20

【0039】次に、図5(b)に示すように、ビット線コンタクトホール211が絶縁膜204に形成されて二つのセルの共通領域209の一部が露出される。このコンタクトホール211は、平純物含有のポリシリコン212に埋め込まれ、さらにタングステンシリサイトのような高融点金属シリサイト層213がポリシリコン層212に接触して形成される。かくしてビット線214が形成される。

【0040】次いで、図5(c)に示すように、シリコン酸化膜等の絶縁膜が全面に堆積されて厚い絶縁層215が形成され、キャパシタコンタクトホール216が選択的に形成される。このコンタクトホール216を埋めて絶縁膜215の全面にリントープの非晶質シリコン層が形成され、フォトリソグラフィによりパターニング後、選択的エッチングによりキャパシタのストレーシ用非晶質シリコン電板217か形成される。

【0041】この後、アンモニア、過酸化水素水及び純水を混合した溶液で洗浄することによりウエハ表面の汚染を除去しこのウエハを60℃の温純水にて10分間浸す。これにより、電極表面のリン、砒素等の不純物を溶。40出させてリンまたは砒素が添加されている非晶質シリコン層表面近傍のリンスは砒素濃度を低下させる。

【0042】引き続きウエハをHF 日。〇比が1 3 〇の水溶液に3〇秒間浸し、非晶質シリコン電極 表面の自然酸化膜を除去して、ウエハ表面にシリコン膜の領域とシリコン酸化膜の領域とをそれぞれ形成することができる。

【0043】次に、このウエハを530℃に加熱した縦 にセルブレート電極層3型LPCVD炉に導入する。この装置は、真空ロードロ て、小さい占有面積をもック機構を有しているために、シリコン電極表面が酸化 50 製造することができる。

8

されることなく、反応チャンパーまで導入できる。また、反応チャンパーの到達真空度は1×10°3 Torr程度であり、このチャンパー内でウエハ温度が安定するまで30分間保持した後に、50 SCCM(cc. min)のシランガス(20%ヘリウム希釈)を、0.0006 Torrで45分間照射し、連続してチャンパー内で1×10°3 Torrの圧力で40分間真空アニールを施す、以上の操作を行うことにより、図6(d)に示すように、表面に半球状スは球状のシリコンのグレイン成長により、電極218の表面に凹凸が形成された日SGーSiを形成することができる。

【0044】次いで、図6(e)に示すように 窒素ガス雰囲気下で熱処理を施して、各ストレージ電極218上に熱窒化シリコン膜を含む誘電体膜219を形成する。このときの熱処理により、各電極218の表面のシリコンでレインに内部からリンが拡散する。また、シリコン電極218の多結晶化が進む、そして、リンドーでの多結晶又は非晶質シリコンを堆積させることによりセルブレート電極層220が形成される。その後は、公知の定の後工程により、DRAMを製造することができ

【0045】以上のようにして形成されたセルプレート電極層は、電極表面のグレインが大きくグレインバウンダリ(結晶粒界)の少ない多結晶シリコン膜からなっており、電荷蓄積容量が大幅に増加している。

【0046】第2実施形態

第1実施形態は、シリング形状の電極を有するDRAM に本発明を適用した例である。先ず、絶縁膜315にキャパシタコンタクトホール311を形成した後、リンドープの非晶質シリコン層をコンタクトホール311を埋め込みながら絶縁膜315上に堆積させ、さらにシリコン酸化膜のような絶縁膜を形成してパターニングするこの結果、図7(a)に示すように、各キャパンタコンタクトホール311が埋め込まれ、その上に絶縁膜311を有する非晶質シリコン層が形成される。

【0047】この後、全面にリンドープの非晶質シリコン層を堆積させ、絶縁膜321の上表面が露出するまでエッチバックを行う。そして、絶縁膜321を除去することにより、図7(b)に示すように、各キャパシタのシリンダ形状の非晶質シリコン層317が形成される。【0048】この後、第1実施形態と同様にして、各シリコン層317の表面をクリーニングし、シランガスの照射により比較的厚いノントープの非晶質シリコンを堆積させ、不活性カス中でアニールを施すことにより、表面が凹凸とされたシリンタ形状のシリコン電極318が

【0049】次いて、誘電体膜319を形成し、その上にセルプレート電優層320を形成する。以上の様にして、小さい占有面積をもって容量値が大きいDRAMを製造することができる。

形成される

【0050】第3実施形態

第3実施形態は、本発明の半導体装置の製造方法をSR AM (StaticRandom Access Me mory)の負荷用トランジスタに適用した例を示す。 「図8~図10にそのプロセスの断面図を示す。

【0051】先ず、P型シリコン基板401表面の素子 分離領域にLOCOS法を用いて選択酸化処理により素 子分離膜402を形成する。次いで、素子分離領域に8 50°Cで熱酸化を行いゲート酸化膜410を形成する。 次に、該ゲート酸化膜410の所定の位置に、バッファ 10 ートフッ化水素酸を用いたウエットエッチング法等によ り、レジストマスクを用いてコンタクトホール411を 開孔する。これらのコンタクトボールがウエットエッチ ングにより形成できるのは、多少のオーバーエッチング によりこれらのコンタクトホールの口径が多少広くなっ ても支障がないからである。

【0052】次に、全面にLPCVD法により、insitu P(リン)ーdopedシリコン膜を620 でて堆積させ、N型の多結晶シリコン膜を形成する。続 いて、スパックリング法によりタンクステンシリサイド 20 膜を堆積する。次いで、これらの積層膜は、レジストを マスクとしたドライエッチング処理によりパターニング され、ゲート電極403を形成する。ゲート電極403 は、それぞれコンタクトボール411を介してF型シリ コン基板401表面に接続している。このとき、例え は、コンタクトホール411におけるゲート電極403 の先端とゲート酸化膜410とのオーバーラップマージ ンは、0.1μm程度である。

【0053】次いで、フィールド酸化膜402とゲート 電極403とをマスクにした砒素のイオン注入により、 P型シリコン基板401の表面にN型拡散層408を形 成する。このN型拡散層408の不純物濃度は、10% ~10²¹ a toms//cm²程度となる濃度であり、こ の時の状態断面図を図S(a)に示す。

【0054】次に、LPCVD法により、層間絶縁膜の シリコン酸化膜404を全面に形成する。次いで、国示 しないN型拡散層に達する接地コンタクトホール をレ ジストマスクを用いて層間絶縁膜に開口し、スパッタリ ンク法により、全面にタングステンシリサイド膜を堆積 させる。次に、このタングステンジリサイド膜の所定の 40 領域に開口部が形成され、接地コンタクトホールを介し てN型拡散層に接続する接地線421を形成する。

【0055】その後、LPCVD法により、平坦な表面 を有する酸化シリコンからなる層間絶縁膜415を全面 に堆積する。このときの状態断面図を図る(り)に示

【0056】次に、図8(c)に示すように、層間絶縁 膜404.415を貫通して、それぞれゲート電極40 3に達するコンタクトホール422を形成する。このコ

10 ドライエッチング処理により開口することができる

【0057】続いて、LPCVD法により、全面に多結 晶シリコン膜を形成し、イオン注入により1016~10 19 a t o m s / c m³ の N型不純物である砒素をドープ する。但し、この場合、下純物はP型不純物であっても よい、次いで、得られた多結晶シリコン膜は、レシスト をマスクとしてトライエッチング処理することによりパ ターニングされ、ゲート電極423を形成する。このと きの状態断面図を図9(11)に示す。

- 【10058】次いで、これらのゲート電極423は、コ ンタクトボール422を介して、それぞれ上記ゲート電 極403に接続される、次に、LPCVD法により、酸 化シリコン膜からなるゲート絶縁膜426を全面に形成 する。この時の成膜は、例えば、800℃でシランガス **ヒN』Oガスを混合した雰囲気で行うことができる。こ** の雰囲気で堆積した膜は段差被覆性に優れるため、本実 施形態ではシリコン酸化膜をゲート絶縁膜として用いる が、酸化膜と窒化膜の積層膜 (所謂、ONO膜) でもよ
- 【0059】次に、概ねコンタクトホール422の位置 に開口部を有する図示しないフォトレジスト膜をマスク にしてゲート絶縁膜426を異方性ドライエッチングに より、ゲート電極423にコンタクトボール424を形 成する。この異方性トライエッチングは、オーバーエッ チング気味に行うことが好ましい。これは、例えば、コ ンタクトポール422の側壁部分を覆うゲート電極42 3の表面に、ゲート絶縁膜426がサイドウォールスへ ーサー的に残置するのをできるだけ回避するためてあ
- 【0060】尚、これらのコンタクトホール422を形 成するエッチングとしては、等方性エッチングは好まし くない。等方性エッチングでこれらのコンタクトホール。 を形成すると、オーバーエッチングによりこれらのコン タクトホールでは、ゲート電極等からはみ出す部分が生 し、後工程で行う多結晶シリコン膜のエッチングに支障 を来すことになるからである。

【0061】また、ゲート電極423を構成する材料と しては、多結晶シリコン膜が好ましい。これらゲート電 極423がシリサイト膜。ポリサイド膜あるいは高融点 金属膜等から構成されるならば、ゲート絶縁膜420と これらどが直接接触する部分が存在することになり、ゲ ート絶縁膜の信頼性が低下する。

【0062】次に、上記フォトレジスト膜をアラシング により除去した後、酸洗浄を行う。次いで、ゲート電板 423表面を70℃の温純水に全体を10分間浸すこと により、ゲート電極表面の砒素の含有率を低下させる この操作により、後工程でHSG-Siを形成する際、 微結晶を安定して形成することが可能となる。

【0063】その後、コンタクトホール422の側壁部 シャクトボールは、団示しないレジストをマスクとして「50」分を覆うゲート電極4.2.3の表面において除去されなか

ったゲート絶縁膜426及び自然酸化膜等の除去の為に、ゲート絶縁膜426の表面をフッ酸により洗浄する、続いて、LPCVD法により全面に非晶質シリコン膜を550℃で形成する。この非晶質シリコン膜の堆積は、例えば、到達真空度が1×10°3Torrを有する高真空CVD装置を用いて行うことができる。この成膜は、流量200℃に「minのシラン(20°3He希釈)ガスをチャンパー内に導入し、0.1Torrで15nmの膜を堆積させることにより行う。以上の処理により、酸化膜426上に、表面に凹凸を有する非晶質シリコン膜が形成される。

【0064】次いで、得られた多結晶シリコン膜をパターニングすることにより、多結晶シリコン膜パターン425を形成し、これらの多結晶シリコン膜パターン425は、それぞれコンタクトホール424を介してゲート電極423に接続させる。以上の用にして得られる状態断面図を図9(e)に示す。

【0065】次に、少なくともゲート電極423を覆う部分の多結晶シリコン膜パターン425とゲート電極423とを覆う部分の多結晶シリコン膜パターン425と 20が覆われたフォトレジスト膜427をマスクにしてホウ素のイオン注入を施す。これにより、多結晶シリコン膜パターン425には、P型拡散領域429が形成され、チャネル領域が残置される。P型拡散領域429の不純物濃度は、1018~10-Catoms 「cm²程度である。特に、P型のトレイン領域であるP型拡散領域429の不純物濃度が10²¹atoms cm³以上になると、これらを含んだ負荷用PチャネルTFTのリーク電流が増加する。従って、不純物濃度の制御が重要となる。このときのデバイスの状態断面図を図10(f)に 30示す

【0066】次いて、上記フォトレジスト膜427を除去したのち、平坦な表面を有する層間絶縁膜430を全面に形成し、N型拡散層429に達するビットコンタクトホール431を図示しないレジストをマスクにしてトライエッチングにより開孔する。続いて、N型拡散層429に接続される対をなすビット線432を形成する、以上の様にして得られるデバイスの断面図を図10(g)に示す。

【0067】その後は、公知の方法に従い、所定の後工 40程を経て、SRAMの負荷用トランジスタを製造することができる。以上の様にして製造されるSRAMは、その電極にHSG-Siを有しているため、電荷蓄積容量が大きい信頼性の高いものである。

【0068】以上、本発明をいくつかの実施形態に基づいて説明したが、本発明は上述の実施形態に限定されるものではなく、温純水の温度、温純水にウエハを浸す時間等のプロセス条件は、本発明の主旨を逸脱しない範囲で適宜選択することができる。

【0069】以上説明したように、本発明の半導体装置 50 態から、誘電体膜を形成し、セルプレート電極層を形成

12 の製造方法は、半導体装置の製造、特に、DRAM、S RAM等の半導体記憶装置の下部電極形成方法として、

広く適用することができる。

[0070]

【発明の効果】以上説明したように、本発明は、半導体装置の製造、特に半導体装置の電極に用いられるHSG 一Si形成方法において、リン、砒素等の不純物がドープされた非晶質シリコン表面を、純水、好ましくは温純水で処理し、非晶質シリコン表面上の不純物濃度を事前に低下させることによって、該非晶質シリコン表面上に安定して微結晶を形成させることができる。

【0071】従って、本発明の半導体装置の製造方法によれば、DRAM等半導体装置のキャパシターの蓄積電荷量が増大、安定化し、歩留りの向上及び信頼性の高い半導体装置を製造することができる。

【図面の簡単な説明】

【図1】図1は、本発明により製造されるDRAMの構造断面図である

【図2】図2は、本発明の半導体装置の製造方法において、HSG-Siを形成する工程図である。

【図3】図3は、ジシランガス照射によるHSG-Si 形成機構を説明する概念図である。

【図4】図4は、シランガス照射によるHSG -Si形成機構を説明する概念図である

【図5】図5は、第1実施形態のDRAMの製造工程における主な工程の状態断面図である。(a)は、基板上に素子分離領域を形成したのち、ゲート酸化膜とゲート電極を形成した後、層間絶縁膜を形成した図であり、

(b)は、(a)に示す状態から、コンタクトホールを 開孔し、ピット線を形成した図であり、(c)は、

(b) に示す状態から、シリコン酸化膜を堆積させた 後、コンタクトホールを開孔し、ストレージ様非晶質シ リコン電極を形成した図である。

【図6】図6は、第1実施形態のDRAMの製造工程における主な工程の状態断面図である。(d)は、図5(c)に示す状態から、電極表面を洗浄後、温純水で処理し、アニールを施すことによりHSG Siを形成した図であり、(e)は、(d)に示す状態から誘電体膜219を形成し、セルプレート電極層を形成した図であ

【図7】図7は、第2実施形態のシリンタ形状の電極を有するDRAMの製造工程における主な工程の状態断面図である。(a)は、半導体基板上に素子分離領域を形成後、ゲート酸化膜、ゲート電極、ビット線を形成した後、上部に絶縁膜が形成された非晶質シリコン層を形成した図であり、(b)は、(a)に示す状態から、リンドーで非晶質シリコンを堆積させ、エッチハックした後、絶縁膜を除去して、シリング形状の非晶質シリコン電極層を形成した図であり、(c)は、(b)に示す状態から、誘電体膜を形成し、セルプレート電極層を形成

13


した図である

【図8】図8は、第3実施形態のSRAMの負荷用トランジスタの製造工程における主な工程の状態断面図である。(a)は、半導体基板上に素子分離領域を形成し、ゲート絶縁膜とゲート電極、およびN型拡散層を形成した図であり、(b)は、(a)に示す状態から、層間絶縁膜、接地線および第2の層間絶縁膜を形成した図であり、(c)は、(b)に示す状態から、コンタクトホールを開孔した図である。

【図9】図9は、第3実施形態のSRAMの負荷用トラ 10 ンジスタの製造工程における主な工程の状態断面図である。(d)は、図8(c)に示す状態から、ゲート電極 を形成した図であり、(e)は、(d)に示す状態から、ゲート絶縁膜を形成し、非晶質シリコン膜を形成した図である。

【図10】図10は、第3実施形態のSRAMの負荷用トランジスタの製造工程における主な工程の状態断面図である。(f)は、図9(e)に示す状態から、レジスト膜を成膜後、所定のパターニングを行い、ボロンのイオン注入を行うことによってN型拡散層を形成する図で20あり、(g)は、(f)に示す状態からレジスト膜を除去し、層間絶縁膜を形成し、ビットコンタクト孔を開孔し、ビット線を形成した図である。

【図1】



1.4


【四11】図11は、従来のHSG-Si形成の工程図である。

【図12】図12は、シランガス照射時間と電極の容量 増加率との関係を示す図である。


【符号の説明】

101. 201, 301, 401…シリコン半導体基 板、102, 202, 302, 402…フィールド酸化 膜、103、203、303、403、423、425 …ゲート電極、104、404、415、430…層間 絶縁膜、105…下部電極、106, 219, 319… 誘電体膜、107…上部電極、109、209、309 …共通領域、110,210,410,426…ゲート 絶縁膜、204…BPSG膜、208,308…不純物 領域、211, 216, 311, 408, 411, 42 2,424,428,431…コンタクトホール、21 2,312…ポリシリコン層、213,313…金属シ リサイド層、214,314,432…ビット線、21 5,315,321…絶縁膜、217,318,423 …非晶質シリコン電極、218,318…HSG-S - i 、2 2 0 , 3 2 0 … セルプレート電極層、 3 1 7 , B …リンがドープされた非晶質シリコン膜、408…N型 拡散層、421…接地線、427…フォトレジスト膜、 425, 429…P型拡散層、A…非晶質シリコン膜


[**3**]



【図2】 【図11】 従来の工程図 本発明の工程図 下部電無1形成 (1) (1) 下部電極1形成 アンモニア、 通酸化水素水、 純水混合溶液で洗浄 (2) アンモニア、 過酸化水業水、 純水混合溶液で洗浄 HF/H2O比が1/30 の水溶液に30秒間浸す (4) (2) (5) ウエハ乾燥 60℃の温純水に 10分間浸す (3) (6) IISG - Si 形成 HF/H2O 比が1/30 の水溶液に30 秒間浸す (4) (5) ウエハ乾燥 (6) HSG - Si 形成



11/19/2002, EAST Version: 1.03.0002



フロントページの続き

(51) int. Cl. 8

識別記号

FΙ

HO1L 21/8242